【導(dǎo)讀】現(xiàn)今這個(gè)競(jìng)爭(zhēng)激烈的時(shí)代，產(chǎn)品設(shè)計(jì)人員面臨的挑戰(zhàn)是：不僅要緊跟同行步伐，而且要保持領(lǐng)先群雄的地位。這就對(duì)那些欲借助差異化產(chǎn)品進(jìn)行創(chuàng)新的系統(tǒng)設(shè)計(jì)人員提出了更高的要求。
現(xiàn)今這個(gè)競(jìng)爭(zhēng)激烈的時(shí)代，產(chǎn)品設(shè)計(jì)人員面臨的挑戰(zhàn)是：不僅要緊跟同行步伐，而且要保持領(lǐng)先群雄的地位。這就對(duì)那些欲借助差異化產(chǎn)品進(jìn)行創(chuàng)新的系統(tǒng)設(shè)計(jì)人員提出了更高的要求。
創(chuàng)新的一種重要方法是使用高密度設(shè)計(jì)。為推出占位面積更小的解決方案，電源系統(tǒng)設(shè)計(jì)人員現(xiàn)在正集中研究功率密度（一個(gè)功率轉(zhuǎn)換器電路每單位面積或體積的輸出功率）的問(wèn)題。
高密度直流/直流（dcdc）轉(zhuǎn)換器印刷電路板（pcb）布局最引人矚目的范例涉及功率級(jí)組件的放置和布線。精心的布局可同時(shí)提高開(kāi)關(guān)性能、降低組件溫度并減少電磁干擾（EMI）信號(hào)。
請(qǐng)細(xì)看圖1中的功率級(jí)布局和原理圖。
圖1：四開(kāi)關(guān)降壓-升壓型轉(zhuǎn)換器功率級(jí)布局和原理圖
由此看來(lái)，這些都是設(shè)計(jì)高密度dcdc轉(zhuǎn)換器時(shí)所面臨的挑戰(zhàn)：
組件技術(shù)
組件技術(shù)的進(jìn)步是降低整體功耗的關(guān)鍵，尤其在較高的開(kāi)關(guān)頻率下對(duì)濾波器無(wú)源組件的尺寸減小更是至關(guān)重要。
例如，功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）已見(jiàn)證了硅芯片和封裝方面的一致進(jìn)展，其中最值得注意的是采用了極少出現(xiàn)寄生現(xiàn)象的氮化鎵（GaN）功率器件。
與此同時(shí)，磁性組件的性能也得到了單獨(dú)提升，雖然其速度可能落后于功率半導(dǎo)體組件的性能提升速度。
憑借控制集成電路（IC）的謹(jǐn)慎布局（集成式自適應(yīng)柵極驅(qū)動(dòng)器靠近MOSFET），在很多情況下無(wú)需再用功率耗散緩沖器或柵極電阻器組件進(jìn)行開(kāi)關(guān)節(jié)點(diǎn)電壓轉(zhuǎn)換速率的調(diào)整。
散熱設(shè)計(jì)
雖然高密度布局一般有利于提升轉(zhuǎn)換效率，但它可能會(huì)形成一個(gè)散熱性能瓶頸。要在更小的占位空間內(nèi)實(shí)現(xiàn)相同功耗的想法變得站不住腳。
組件溫度攀升會(huì)使較高的故障率和可靠性問(wèn)題更嚴(yán)重。把外形較纖薄的功率MOSFET放置在pcb頂部（不會(huì)被電感器和電解電容器等較厚的組件遮蔽氣流）有助于通過(guò)對(duì)流氣流提高散熱性能。
就圖1中的轉(zhuǎn)換器而言，電感器和電解電容器被特意放在了多層pcb的底部，因?yàn)槿绻糜陧敳浚鼈儠?huì)妨礙熱傳遞。
抗EMI性能
EMI合規(guī)性是產(chǎn)品設(shè)計(jì)周期中的一個(gè)重要里程碑。高密度設(shè)計(jì)通常沒(méi)有多少可用于EMI濾波的空間。但嚴(yán)密的布局可改善輻射發(fā)射狀況，并對(duì)傳送進(jìn)來(lái)的干擾產(chǎn)生更強(qiáng)的抵御能力。
兩個(gè)基本步驟是：最大限度地減少載有大di/dt電流的環(huán)路面積（見(jiàn)圖1中的白色電流路徑），并縮減具有高dv/dt電壓的表面積（見(jiàn)圖1中的覆銅多邊形SW1和SW2）。
高密度pcb設(shè)計(jì)流程
顯然，對(duì)電源系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō)，培養(yǎng)和磨礪自己的pcb設(shè)計(jì)技能非常重要。盡管布局的職責(zé)往往會(huì)委托給布局專家，但工程師仍承擔(dān)著審查設(shè)計(jì)并且非正式批準(zhǔn)它的最終責(zé)任。
DC/DC 轉(zhuǎn)換器pcb設(shè)計(jì)流程的基本步驟：
1. 選擇pcb結(jié)構(gòu)和層疊規(guī)范。
2. 從原理圖中找出大di/dt電流環(huán)路和高dv/dt電壓節(jié)點(diǎn)。
3. 進(jìn)行功率級(jí)組件的布局和放置。
4. 放置控制IC并完成控制部分布局。
5. 進(jìn)行關(guān)鍵的跟蹤布線，包括MOSFET柵極驅(qū)動(dòng)、電流檢測(cè)和輸出電壓反饋。
6. 設(shè)計(jì)電源和接地（GND）層。
在電路板上具有戰(zhàn)略意義的位置靈活部署轉(zhuǎn)換器的能力也很重要 —— 以大電流負(fù)載點(diǎn)（POL）模塊為例，處于鄰近負(fù)載的最佳位置可降低導(dǎo)通壓降并改善負(fù)載瞬態(tài)性能。
請(qǐng)細(xì)看圖2中外形微縮的降壓型轉(zhuǎn)換器的功率級(jí)布局。作為一個(gè)嵌入式POL模塊實(shí)施方案，它采用了一個(gè)全陶瓷電容器設(shè)計(jì)、一個(gè)高效屏蔽式電感器、若干垂直堆疊的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）、一個(gè)電壓模式控制器以及一個(gè)具有2盎司覆銅的六層pcb。
圖2：25A同步降壓型轉(zhuǎn)換器pcb布局和實(shí)施方案
本設(shè)計(jì)的主要原則是實(shí)現(xiàn)高功率密度和低材料清單（BOM）成本。它總共占用的pcb面積為2.2cm2（0.34in2），每單位面積產(chǎn)生的有效電流密度為11.3A/cm2（75A/in2）。3.3V輸出時(shí)每單位體積的功率密度為57W/in2（930W/in3）。
為達(dá)到高功率密度，通常的做法是增加開(kāi)關(guān)頻率。相比之下，您可通過(guò)具有戰(zhàn)略意義的組件選擇來(lái)實(shí)現(xiàn)小型化，同時(shí)保持300kHz的較低開(kāi)關(guān)頻率，旨在減少M(fèi)OSFET開(kāi)關(guān)損耗和電感器磁芯損耗等與頻率成比例的損失。表1列出了本設(shè)計(jì)的基本組件。
表1：POL模塊組件、封裝大小和推薦的焊盤(pán)尺寸
高密度pcb設(shè)計(jì)的價(jià)值主張
顯然，pcb是一個(gè)設(shè)計(jì)中的重要（有時(shí)是最昂貴的）組件。為高密度dcdc轉(zhuǎn)換器精心策劃并認(rèn)真實(shí)施的pcb布局的價(jià)值主張?jiān)谟冢?/div>
在空間受限型設(shè)計(jì)（縮減的解決方案體積和占位面積）中實(shí)現(xiàn)更多的功能。
減小開(kāi)關(guān)環(huán)路的寄生電感，有助于：
減少功率MOSFET電壓應(yīng)力（開(kāi)關(guān)節(jié)點(diǎn)電壓尖峰）和鳴響，降低開(kāi)關(guān)損耗，減少電磁干擾（EMI）、磁場(chǎng)耦合和輸出噪聲信號(hào)，額外的容限可確保在輸入軌瞬態(tài)電壓干擾中安然無(wú)恙（特別是在寬VIN范圍的應(yīng)用里），增加可靠性和穩(wěn)健性（降低組件溫度）。
通過(guò)縮小pcb、減少濾波組件并去除緩沖器來(lái)節(jié)約成本，與眾不同的設(shè)計(jì)可提供競(jìng)爭(zhēng)優(yōu)勢(shì)、贏得客戶關(guān)注并增加收入。
公平地說(shuō)，pcb布局可決定一個(gè)開(kāi)關(guān)功率轉(zhuǎn)換器最終實(shí)現(xiàn)的性能。當(dāng)然，不必花無(wú)數(shù)個(gè)小時(shí)為EMI、噪聲、信號(hào)完整性以及與較差布局相關(guān)的其它問(wèn)題進(jìn)行調(diào)試，這會(huì)讓設(shè)計(jì)人員感到非常高興。
（轉(zhuǎn)載自：貿(mào)澤工程師社區(qū)，來(lái)源：EDA365電子論壇）
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
