【導讀】Momentum正在應用于極紫外（EUV）光刻技術，EUV光刻技術 - 即將在芯片上繪制微小特征的下一代技術 – 原來是預計在2012年左右投產。但是幾年過去了，EUV已經遇到了一些延遲，將技術從一個節點推向下一個階段。
新的光刻工具將在5nm需要，但薄膜，阻抗和正常運行時間仍然存在問題。
如今，GlobalFoundries，英特爾，三星和臺積電相互競爭，將EUV光刻插入到7nm和/或5nm的大容量制造（HVM），從2018年到2020年的時間范圍，這取決于供應商。此外，美光，三星和SK海力士希望1xnm DRAM使用EUV。
但和以前一樣，在EUV進入到HVM之前，有些pieces必須聚合在一起。而芯片制造商還必須權衡復雜的分類。
根據行業的最新數據，以下是當前EUV狀況的快照，以及其中的一些權衡：
- ASML正在其期待已久的250瓦特電源安裝其首款具有生產價值的EUV掃描儀，這將在年底完成。然而，EUV的正常運行時間仍然是一個問題。
- 阻抗，暴露于光線時在表面形成圖案的材料，今天正在努力達到EUV的目標規格。該規格可以減少，但吞吐量受到打擊。有時，與抗蝕劑的相互作用可能會導致過程的變化甚至模式故障。
- EUV薄膜，面膜基礎設施的重要組成部分，還沒有準備好用于HVM。薄膜是防止顆粒落在面罩上的薄膜。因此，芯片制造商可能要么等待EUV防護薄膜，要么沒有它們就要投入生產，至少在初期。
盡管如此，即使沒有這些部分，芯片制造商也可以在7nm處插入EUV光刻技術。使用強力方法，可以為一層或多層插入EUV。然而，在5nm及以后，EUV還沒有準備好在這些節點上滿足更嚴格的規范，這意味著行業必須花更多的時間和金錢來解決這些問題。
Stifel Nicolaus的分析師何志謙表示：“我們正在越來越多的采用EUV進行批量生產。有些事情需要解決，客戶的EUV可以使用多少層次。英特爾更保守。三星更看好，因為他們想把它融入DRAM和代工/邏輯。我相信在臺積電5nm節點上將會實現全面的HVM實現，這可能意味著2020-2021。
顯然，代工客戶需要保持領先于EUV的曲線。為了幫助行業獲得一些洞察力，Semiconductor Engineering已經看到了EUV掃描儀/源頭、阻抗和光罩掩膜基礎設施三個主要部分的技術。
為什么選擇EUV？ 今天，芯片制造商使用193nm波長光刻技術來對晶片上的精細特征進行圖案化。實際上，193nm浸沒式光刻在80nm間距（40nm半間距）下達到極限。
因此，從22nm / 20nm開始，芯片制造商開始使用193nm浸沒光刻以及各種多種圖案化技術。為了減小超過40nm的間距，多個圖案化涉及在晶圓廠中使用幾個光刻，蝕刻和沉積步驟的過程。
圖1：自對準間隔避免掩模未對準。來源：Lam Research
圖2：雙圖案化增加密度。來源Lam Research
多個圖案化工作，但它增加了更多的步驟，從而增加流程中的成本和周期時間。循環時間是從開始到結束處理晶圓的晶片所花費的時間。
為了解決這些問題，芯片制造商想要EUV。但是由于EUV尚未準備好在7nm的初始階段，芯片制造商將首先使用浸入/多圖案化。希望是在7nm以后插入EUV。 EUV是5nm必須的。
D2S首席執行官藤本真雄（Aki Fujimura）表示：“從成本的角度來看，7nm將實用化，盡管可能并不理想。 “（業內人士）希望隨著7nm的音量增加，EUV將采用相同的設計規則。 5nm從實際的角度來看真的是沒有EUV的。“
最初，EUV針對7nm的觸點和通孔。根據GlobalFoundries的說法，為了處理接觸/通孔，它需要每層兩到四個掩模用于7nm的光刻。
然而，使用EUV，每層只需要一個掩模來處理7nm和5nm的接觸/通孔。根據ASML，理論上，EUV簡化了流程，并將生產周期的周期縮短了約30天。
“這是一個相當不錯的折衷，因為你的交易四圖案或一個面具接觸的三重圖案，”加里•帕頓，在首席技術官GlobalFoundries的。“這并不影響任何的設計規則要么，所以客戶可以得到循環時間和更好的收益率的優勢。而且，因為它是準備好了，我們會由（EUV）以上的地方，我們會做金屬水平和縮小“。
EUV的早期采用者希望在2019年至2020年期間將7nm技術插入其中。“這是中心。 GlobalFoundries的高級研究員和技術研究高級總監Harry Levinson表示：“我們正更加努。四大芯片公司在未來幾年都處于HVM的軌道上。 現在真正的問題是誰將是第一，誰將是第二。
問題的根源
不過，在此之前，芯片制造商必須首先將EUV引入HVM。 這被證明比以前認為的更困難，因為EUV光刻的復雜性令人難以置信。
圖3：該EUV的復雜性。來源：ASML
在EUV中，電源將等離子體轉換成13.5nm波長的光。 然后，光反彈了10個多層鏡子的復雜方案。 在這一點上，光通過可編程照明器并擊中面罩。 從那里，它會彈出六個多層鏡子，并以6％的角度擊中晶片。
圖4：準確彈跳光 來源：ASML /Carl Zeiss SMT Gmbh
最大的挑戰是電源。它不會產生足夠的電源或EUV光，以使EUV掃描儀能夠足夠快，或使其經濟可行。
為了使EUV進入HVM，芯片制造商需要能產生250瓦功率的EUV掃描器。這轉化為每小時125瓦的吞吐量（wph）。
實現這些目標所花費的時間比預期的要多。不久前，源產生的功率只有10瓦。然后，ASML的電源從80瓦特移動到125瓦特，將EUV的吞吐量從60瓦特提高到85瓦特。
今天，ASML正在準備首款生產的EUV掃描儀NXE：3400B。該工具的數值孔徑為0.33，分辨率為13nm。 ASML高級產品經理Roderik van Es表示：“如果您看系統的成像性能，我們（已完成）13nm LS和16nm IS。 （LS是指線和空間，而IS是隔離線。）
最初，該工具將裝載一個140瓦的源，實現100瓦的吞吐量。最近，ASML已經展示了一個250瓦的來源。根據Es的說法，這個250瓦特源的工業化版本將在年底前發布。
即使是250瓦的光源，但是平板印刷師擔心系統的正常運行時間。 今天的193nm掃描儀可以不間斷地在制造廠以250W或更快的速度運行。 相比之下，預生產的EUV機器的上升時間卻在70％和80％左右。
Stifel Nicolaus Ho表示：“可用性或工具在需要停機維護之前可以運行多長時間，仍然是一個令人擔憂的問題，特別是對于英特爾來說。 如果希望90年代高可用性指標的英特爾公司，則可用性水平不能達到70％甚至80％。”
不過還有待觀察的是NXE：3400B在現場表現如何。 如果仍然存在正常運行時間問題，平板電腦正在研究為冗余目的購買額外的工具的想法。 那當然，這是一個昂貴的提議，芯片制造商寧愿避免。 分析師表示，每個EUV掃描儀售價約為1.25億美元，而今天的193nm浸沒式掃描儀則為7000萬美元。
阻抗的問題
多年來，EUV的首要挑戰是電源?，F在最大的挑戰是從源頭轉移到涉及抗蝕劑的過程。
EUV可分為兩大類：化學放大抗蝕劑（CAR）和金屬氧化物。 CAR在業界使用多年，利用基于擴散的過程。較新的金屬氧化物抗蝕劑基于氧化錫化合物。
所謂的抵抗力也涉及所謂的RLS三角分辨率（R），線邊粗糙度（LER）和靈敏度（S）之間的三個指標之間的折衷。
為了達到所需的分辨率，芯片制造商希望以20mJ / cm 2的靈敏度或劑量進行EUV抗蝕。這些抗蝕劑是可用的，但它們比以前想象的更難加入HVM。
“在32nm間距和以下，無論何種劑量，無論CAR還是金屬氧化物，無論如何，至少在理由范圍內（<100mJ /cm²），”GlobalFoundries Levinson說。 然而，該行業已經開發出在30mJ / cm 2和40mJ / cm 2工作的EUV抗蝕劑?；赗LS三角形的原理，較高劑量的抗蝕劑提供更好的分辨率。但是它們較慢并影響了EUV的吞吐量。
采用30mJ / cm 2的劑量，根據ASML，具有250瓦特源的EUV掃描儀的吞吐量約為104-105Wph，不含防護薄膜，低于期望的125wph目標。
Levinson說：“現有的EUV抗蝕劑能夠支持7nm HVM，但是隨著我們走向更小的CD，我們脫離了懸崖。” “下一個節點可能處于危險之中，因為耗時少的抗氧化劑時間過長。”
這是關于在20mJ / cm 2下開發抗蝕劑的時間和金錢。該行業正在開發針對5nm的抗蝕劑。
抗拒挑戰是艱巨的。 Lam Research的技術總監Richard Wise在最近的一次活動中說：“劑量不一定是我們想要的。” “由于EUV的隨機效應，降低劑量有很多根本的身體挑戰。”
隨機指標是隨機變化的另一種方式。光是由光子制成的。 Fractilia首席技術官Chris Mack解釋說，暴露少量抗蝕劑的光子數量與所需的曝光劑量相對應。 “但是這個平均值有隨機變化。如果曝光該抗蝕劑體積的光子數量較多，則相對隨機變化較小。但是，隨著曝光少量抗蝕劑的光子數量變小，該數量的相對變化就會變大。
這種效應稱為光子散粒噪聲。散粒噪聲是光刻過程中光子數量的變化。
所有類型的光刻受到隨機性的影響，但是對于EUV而言更糟。 “首先，EUV光子比193nm光子攜帶能量的14倍。所以對于相同的曝光劑量，有14倍的光子，“麥克說。 “其次，我們正在努力通過使用低曝光劑量來提高EUV掃描儀的吞吐量。這也意味著更少的光子。光子越少，光子或射擊噪聲就會有很大的隨機不確定性。“
光子數量的變化是有問題的。 “我們有更高能量的光子，但還不夠。因此，我們有線寬粗糙度和線邊粗糙度（圖案），“TEL技術人員資深成員Ben Rathsack說。 （LER被定義為特征邊緣與理想形狀的偏差。）
如果這還不夠，變化也可能導致其他問題。 Imec高級圖案部門主管Gregory McIntyre表示：“我們將在成像中成為挑戰第一的是極端粗糙度事件或納米橋接，斷線和合并或漏洞等場合的隨機故障。
因此，在EUV曝光過程中，掃描儀有時無法解決線路，空間或聯系人?；蛘哌M程可能導致線路斷開或聯系人合并。
薄膜問題
除了阻抗，還有其他問題，即EUV光掩?；A設施。光掩模是給定IC設計的主模板。面膜開發之后，它被運到制造廠。將掩模放置在光刻工具中。該工具通過掩模投射光，這又掩模在晶片上的圖像。
多年來，該行業一直在制造EUV面罩，盡管這個過程仍然具有挑戰性。 KLA-Tencor標線制品部總經理Weston Sousa表示：“面罩行業正在加大EUV標線的開發力度。 “挑戰眾多，從空白質量和CD均勻性到圖案缺陷和修復。”
成本和收益也是問題。 “這是我擔心的面具，”GlobalFoundries的巴頓說。 “面罩本身存在缺陷，制造時面罩有缺陷。”
來自最近eBeam倡議調查的數據顯示，總體面罩產量處于健康的94.8％，但EUV面罩產量下降了約64.3％。
并且在每個節點處，掩模缺陷變得越來越小，難以找到。 “缺陷標準在早期循環中更為松動。隨著時間的推移，它將進入HVM級別。英特爾®嵌入式光罩單元Intel Mask操作系統的面罩技術總監Jeff Farnsworth表示，HVM級別肯定不會松動。
另外，三星的研究人員Heebom Kim表示，EUV掩模比復雜的光學掩模貴8倍。但是隨著EUV進入HVM，根據ASML的說法，EUV掩模的成本可能會下降到光學成本的三倍以上。
光學和EUV掩模是不同的。在光學上，掩模坯料由玻璃基板上不透明的鉻層組成。
相比之下，EUV掩模空白由襯底上的40至50個交替的硅和鉬層組成。在光學和EUV中，掩模毛坯被圖案化，形成光掩模。
面具制造商希望實現兩個目標。首先是生產無缺陷的EUV面罩。然后，他們希望防止缺陷登陸面具。在這種情況下，來自掃描儀或其他過程的顆?？赡軣o意中落在掩模上。
如果在曝光階段在EUV掃描器的掩模上存在缺陷，則它們可以在晶片上印刷，從而影響芯片的產量。
通常，面膜制造商正在制造無缺陷的面罩方面取得進展。防止顆粒著色在掩模上是不同的事情，并且涉及掩?；A設施中的關鍵部分 - 防護薄膜。防護薄膜組件作為面罩的防塵罩。
圖5：原型薄膜。來源：ASML
不久前，業內人士堅持認為，EUV掃描儀可以在沒有防護眼鏡的環境中處理干凈的環境。然后，芯片制造商改變了他們的立場，表示不會保證EUV掃描儀或其他工具在流程中保持100％的清潔。沒有防護薄膜制造商說，EUV面罩容易發生顆粒和缺陷。
所以行業開始開發EUV防護薄膜。用于光學掩模的防護薄膜基于薄聚合物材料。相比之下，唯一的EUV防護薄膜供應商ASML開發出了僅50納米厚的多晶硅型EUV防護薄膜。
在操作中，當EUV燈擊中防護薄膜時，膜的溫度將從600攝氏度升高到1000攝氏度。
問題是防護薄片是脆的。在這些溫度下，有些人擔心EUV防護薄膜可能會在加工過程中惡化，造成EUV面罩和掃描儀的損壞。
到目前為止，ASML的EUV防護薄膜已經用140V的EUV電源進行了測試。但是，防護薄膜將如何反應250瓦特源仍然不清楚。
應用材料面具和TSV蝕刻部門的技術人員和CTO主要負責人Wu Banqiu說：“對于機械強度和應用性能，EUV薄膜有一些挑戰。 “防護薄膜吸收一些EUV能量。這種能量會導致防護薄膜的溫度升高。防護薄膜也存在于真空中。這意味著自然對流冷卻非常低。天然的熱轉移非常困難，因為防護薄膜太薄了。“
總而言之，關于在HVM中使用多晶硅薄膜，如果不懷疑，仍然存在一些不確定性。所以現在，行業正在改變調整和考慮兩個選擇 - 等待一個HVM防護薄片或沒有他們開始生產。
英特爾表示，如果沒有防護眼鏡，它將不會進入EUV生產。英特爾的Farnsworth說：“我們正在積極地研究它。
然而，該行業正在對沖它的投注。至少在初期，許多人也在考慮計劃進入EUV生產而沒有防護眼鏡。
在理論上，使用EUV，芯片制造商可以處理沒有防護薄膜的接觸和通孔。 “對于那些人來說，不需要一個防護薄膜，因為關鍵區域較小。因此，造成問題的粒子的風險較小，“GlobalFoundries Patton說。
但是有一些后果。即使EUV掃描儀是干凈的，不需要的顆粒也會粘在掩模上。
因此，如果芯片制造商在沒有防護膜的情況下投入生產，則必須在流程中實施更多的掩模檢查和清潔步驟。 “我們將做我們所做的與晶片印刷和晶圓檢查，”GlobalFoundries的萊文森說，“但是很痛苦。 所以，我們需要一個好的防護薄膜解決方案。“
在研發方面，該行業正在研究下一代薄膜和面具基礎設施的其他部分。 可以肯定的是，對于EUV抗議的發展也有緊迫感。 而且，當然還有電源。
這一切會實現嗎？ 時間會告訴我們EUV光刻傳奇。
推薦閱讀：
