【導讀】隨著電子產品越來越小，集積度越來越高，電子產品設計時電磁干擾問題也日益嚴重，電源、接地噪聲、訊號和耦合現象也成為設計過程中的最大挑戰。本文就講述了可攜式產品的電磁干擾濾波方案。
無論是來自于系統外部，或是來自于系統本身的噪聲或訊號，對訊號間的輻射 (Radiation)或傳導(Conduction)干擾問題，若在30MHz到1GHz的頻率范圍，就是所謂的電磁干擾(EMI, Electromagnetic Interference)問題；當影響到了更高頻的無線傳播頻率區段(RF, Radio Frequency)時，則又稱為無線頻段干擾(RFI, Radio Frequency Interference)的問題。而在可攜式產品中，RFI的問題更嚴重影響到了產品的通訊質量。
要解決這些煩人的電磁干擾問題，首先從大的方向來分類，可分為訊號完整性(SI, Signal Integrity)的問題，以及電源完整性(PI, Power Integrity)的問題。在實務的量測解析上，會使用到近場(Near Field)量測的除錯模式(Debug Mode)，及遠場(Far Field)量測的驗證模式。如果對于產品的組件特性及邊界條件掌握度夠高，也可以用仿真軟件(如ANSYS、Keysight、CST...等公司所提 供的電磁模擬工具)來做模擬驗證與預測。若要對產品中各組件在各種運作下的特性進一步了解，還會使用時頻(Time-Frequency)的數值分析方法 (如FFT, HHT, enhance-Morlet Transfer...等)。在產品的設計實務上，要解決這些問題的手法，不外乎必需使用到濾波(Filter)、移頻(Moving Resonant Frequency)、展頻(SSC, Spread Spectrum Clock)...等手法。
展頻的手法，在現今的科技多已做入了集成電路(IC, Integrated Circuit)中，大多與頻率相關的集成電路都會有展頻的設計，主要用在解決訊號在線的主頻能量太強之問題。移頻則是一種較籠統的解決方案之說法，主要 目的是把有問題的頻率極點位置，移開出目前所在意的頻段范圍。但是如何找到問題率頻點，大多只能仰賴仿真工具來找出頻率響應(Resonant)點，才能 再想對策(如加濾波組件或改變線寬、線長或方向)來重新布局。但是，由前面所提及的解析注意要項中可知，如果對組件特性及邊界條件不夠完整的情形下，非常 容易變成了GIGO(Garbage In Garbage Out)的結果。而使用濾波器則是最為直觀且直接的解決手法，當然其中也蘊含有移頻的意味存在，然而各種濾波器卻有各自的使用方法及限制。
在解決EMI/RFI問題時，最常使用到的濾波器如圖一所示，都是屬于低通濾波裝置。其中π型濾波器(π-Model Filter)是最有效率而簡單的濾波裝置，一般常用的整合性產品又分為CLC及CRC兩種類型，如圖二所示。
[page]
無論那種濾波裝置，要考慮濾掉的頻率能量是多或是少，還必需考慮訊號的傾斜 (Skew)及抖動(Jitter)問題來做決定，因此不一定是把所有的高頻訊號濾掉越多才會越好，有許多時候適當的保留3倍頻及5倍頻甚至7倍頻訊號能 量，會使得眼圖(Eye Diagram)更佳。然而，在差動訊號(Differential Signal)的處理上，正端與負端的訊號必需相位差180度的完整訊號才能得到最佳的眼圖。而來自電源及地端的偶數倍頻諧波或是共模噪聲 (Common-Mode Noise)都會造成差動訊號的失真，參考圖三中左側的訊號。
要解決這個問題，主要就是使用共模型式的濾波抑制器(Common-Mode Choke)，利用小訊號在電感訊號抑制器中，共模訊號會被抵消的方式，來過濾掉共模噪聲，如圖三說明所示。然而使用圖三中的共模濾波(Common- Mode Filter)裝置，由于差模訊號上相當于也會看到了L型(L-Model)濾波效應，因此使用這種濾波器件必需同時看差模與共模的濾波頻段，兩者的濾波 效果是不同的。到此可以發現，以上兩類型的濾波裝置都是用來解決訊號上的噪聲問題。而且，有許多機會是用在產品的接口端，那么靜電放電的問題在此也不容被忽視。
在電源及接地部份，系統的印刷電路板(PCB, Printed Circuit Board)中的小訊號返回路徑(Return Path)，為EMI輻射的最主要磁耦極天線(Magnetic Diople Antenna)路徑，。良好的多層板接地面設計雖然可以降低返回路徑的面積，但是如果僅使用不具有減震效果的電容器，再加上在系統內未能設計出良好真實 的接地點位置，這樣反而會將電源噪聲帶到了整個接地面，而造成了寬帶(Broad Band)噪聲。
但是，如果使用RC減震器(Snubber)，那么就必須要調整RC值到能過濾的頻段，這又是另外一項艱難的任務。另一方面，由于主芯片 (Main Function Chip)的內部電路設計又會有倍頻、除頻等需求的設計存在。因此，許多的各種奇、偶倍頻小訊號能量，就變成了噪聲而載波在電源上。再經由系統上的電源及 接地設計，而輻射或傳導到PCB的各個位置。而在這些繁多集成電路的復雜運作下，又造成這些噪聲能量，在主芯片電源接點附近之電壓、電流單頻訊號不再是 90度(可用電容或電感降噪)或0度(電阻特性)的相位差。
但是單純的電容或電感的使用下，電壓或電流小訊號僅能做90度的相位加減。但是，當電壓電流相 位差不再是90度或0度時，那么使用電容或電感，有時反而使得一些單頻噪聲更加強，如圖四所示是個復雜的迭加(Superposition)效應。此外， 電容的使用也必須注意它有一定的使用頻段范圍，在超過它的頻率返折點后，它就變成電感了，如圖五所示。而在頻率返折點附近，也會有極點(Pole)問題存 在。晶焱科技為解決以上之問題，利用分支電流的特性，設計出具有能在寬帶帶范圍中，同時偵測電壓、電流小訊號，并能調變其間的相位差，而做出濾波減震芯片。
欲解決可攜式產品的電磁干擾問題，首先第一步須對PI的問題做初步的解析。對于電源及接地的布局，最好能針對各電源抽出各層次來與接地層做重迭審視， 對于一些返回路徑確認是否己下了對的解決方案。另外，對產品中電源及接地布局，最好能使用模擬工具確認其阻抗特性(Z-Frequency Characteristics)之極點位置，要能盡量避開敏感的頻段位置。其次必須確認產品訊號上的SI問題(如Impedance Match, Interconnection Bandwidth, Insertion Loss, Return Loss, Cross Talk, Propagation Delay...等)是否都已調校好，藉由量測工具確認問題點，選擇合適的訊號濾波裝置。在處理SI問題時，若有再發現一些偶數倍頻的問題時，再回頭確認 一下是共模問題或是電源及接地部份的問題，檢驗其來源，加上對的濾波對策。能夠對產品的SI及PI做了完善的布局解析，并對各式濾波裝置的應用特性有充份 的了解，選擇對的濾波器件，這樣對于解決電磁干擾問題就能事半功倍。
