【導讀】在5G基站、防務領域、精密儀器等對噪聲極度敏感的射頻系統中，電源噪聲直接影響信號完整性。傳統降壓+LDO的二級供電方案雖能降噪，卻面臨體積大、效率低、成本高的痛點。新型超低噪聲開關穩壓器Silent Switcher? 3系列打破這一局限，憑借0.1Hz-100kHz頻段噪聲低于LDO的突破性性能，結合單級架構優勢，為射頻工程師提供了更緊湊、高效、經濟的電源解決方案。本文通過鎖相環時鐘與高速ADC兩大案例，深入解析其如何平衡降噪需求與系統設計挑戰。
摘要
在5G基站、防務領域、精密儀器等對噪聲極度敏感的射頻系統中，電源噪聲直接影響信號完整性。傳統降壓+LDO的二級供電方案雖能降噪，卻面臨體積大、效率低、成本高的痛點。新型超低噪聲開關穩壓器Silent Switcher? 3系列打破這一局限，憑借0.1Hz-100kHz頻段噪聲低于LDO的突破性性能，結合單級架構優勢，為射頻工程師提供了更緊湊、高效、經濟的電源解決方案。本文通過鎖相環時鐘與高速ADC兩大案例，深入解析其如何平衡降噪需求與系統設計挑戰。
引言
射頻(RF)系統對電源解決方案的噪聲性能提出了更嚴格的要求，因為要應用于包括航空航天與防務、5G無線應用、醫療設備、儀器儀表等在內的多種領域。電源解決方案的輸出噪聲低是維持系統出眾性能的關鍵因素之一。因此，噪聲敏感型RF應用的市場份額正在迅速擴大。傳統上，降壓式(buck)穩壓器與低壓差(LDO)穩壓器組合而成的電源樹解決方案在噪聲敏感型應用中占據主導地位。然而，隨著下一代產品中的負載消耗的電流越來越大，降壓式穩壓器與LDO穩壓器組合的解決方案成為了系統瓶頸。受限于LDO穩壓器有限的電流承載能力，此類解決方案暴露出尺寸大、成本高、損耗顯著等弊端。
近年來，超低噪聲開關穩壓器得到了發展，具備出色的電磁干擾(EMI)性能及超低的低頻（0.1 Hz至100 kHz）噪聲。1,2,3 先進的超低噪聲開關穩壓器的低頻噪聲可與市面上性能最佳的超低噪聲LDO穩壓器相媲美。進階型超低噪聲開關穩壓器在噪聲敏感型應用領域中堪稱變革性的存在，兼顧超低噪聲、高電流承載能力、高效率和小尺寸的優勢。
Silent Switcher 3是創新的超低噪聲開關穩壓器系列，在上述四個關鍵性能維度均處于行業領先水平。1 此前，ADI 推出的Silent Switcher 1和2系列已成為開關穩壓器領域的標桿之作，以高效率、低電磁干擾噪聲和小尺寸解決方案著稱，能夠支持最高65 V的輸入電壓和30 A的輸出電流。而Silent Switcher 3則在Silent Switcher1和2的成功技術基礎上進一步革新，相較于LDO穩壓器，能更高效地輸出大電流，僅靠單個集成電路（采用4 mm×4 mm的緊湊型封裝），就能實現高達16 A的電流輸出。相較于Silent Switcher 2系列，Silent Switcher 3系列憑借創新的電路與結構設計，成功實現了超低的低頻輸出噪聲。1 如表1所示，Silent Switcher 3穩壓器在低頻范圍內的輸出噪聲低于未采用超低噪聲設計的LDO穩壓器。因此，在噪聲敏感型RF應用中，基于單個超低噪聲開關穩壓器的單級電源解決方案在取代傳統的降壓式穩壓器加LDO穩壓器解決方案方面極具競爭力。本文將依托多個案例研究，介紹在噪聲敏感型應用中采用超低噪聲開關穩壓器Silent Switcher 3所帶來的系統性能及顯著優勢。同時，文中還將詳細闡述如何充分利用Silent Switcher 3穩壓器在器件層面的優異性能，實現預期的系統層面性能目標。
使用超低噪聲開關穩壓器為鎖相環(PLL)供電
RF系統中的許多組件和系統對噪聲都很敏感，例如PLL、高速ADC/DAC、混合信號前端MxFE?等。特別是高性能PLL，它是RF系統中最重要的組件之一，能為ADC、DAC、FPGA和其他數字和混合信號IC提供所需的高質量時鐘信號。本節將探討如何利用基于Silent Switcher 3技術的單級解決方案，為高性能PLL供電并實現出色的PLL性能。本次研究選用了ADF4372，這是一款廣受歡迎的額定頻率為5 GHz的高性能PLL頻率合成器。4 圖1顯示了詳細的電源結構和用于實驗研究的演示板。
表1.不同電源的輸出噪聲比較
圖1.(a) ADF4372的具體電源結構；(b) ADF4372的演示板。
在RF應用中，高性能PLL的性能主要依據一項關鍵指標予以評估，即相位噪聲。相位噪聲的計算方式為，將1 Hz帶寬范圍內的噪聲功率相對于主RF信號功率做歸一化處理，其詳細定義如公式1所示。
因此，相位噪聲始終為負數，其值越低越理想。相位噪聲的單位是dBc/Hz，其中c表示該值是根據載波功率進行歸一化處理所得。如圖1所示，ADF4372需要兩條電源軌，分別為3.3 V和5 V。其中，5 V電源軌的敏感度最高，因為它為PLL內部的壓控振蕩器(VCO)供電。4 在本案例研究中，3.3 V電源始終由超低噪聲LDO穩壓器(LT3045)供應，而5 V電源則由Silent Switcher 3穩壓器驅動，旨在研究Silent Switcher 3穩壓器對RF輸出信號相位噪聲的影響。
圖2給出了在采用基于Silent Switcher 3穩壓器(LT8625S)的單級解決方案為PLL的 5V 電源軌供電時，其相位噪聲性能的基準評估結果。2 基準評估使用的是LT8625S演示板，僅對演示板進行了最小限度的改動以實現5V供電。如圖2所示，在這種情況下，ADF4372仍能實現出色的相位噪聲表現。從10Hz到100kHz，所測得的相位噪聲與采用LDO穩壓器為5V電源軌供電時的情況近乎一致。然而，在約250kHz處出現了一個尖峰，導致在100kHz至500kHz范圍內的相位噪聲略有升高。約250kHz處的相位噪聲尖峰是由Silent Switcher 3穩壓器的輸出噪聲引起的，該穩壓器在此頻率范圍內的輸出噪聲也有一個平臺區。由于VCO的輸出對其電源噪聲高度敏感，Silent Switcher 3穩壓器的輸出噪聲會傳導至輸出RF信號的相位噪聲上。
Silent Switcher 3穩壓器的輸出噪聲尖峰是由低控制環路增益（約0 dB）造成的，由于增益太弱，無法抑制此頻率范圍內的輸出噪聲。關于這一機制的詳細解釋，可參閱Silent Switcher 3系列的數據手冊。2 可以通過調整補償來增加Silent Switcher 3穩壓器的控制帶寬，從而降低噪聲尖峰。因此，通過優化Silent Switcher 3穩壓器的控制環路以獲得更高的控制帶寬，相位噪聲可以得到進一步降低，如圖3所示。圖2中的基線相位噪聲評估結果，是在Silent Switcher 3穩壓器處于慢補償和低控制帶寬的條件下得出的。通過優化控制環路并實現高帶寬，約250 kHz處的相位噪聲尖峰幾乎被消除，降低幅度超過10 dBc/Hz。盡管如此，在100 kHz至500 kHz的頻率范圍內，基于Silent Switcher 3穩壓器的單級解決方案所產生的相位噪聲仍略高于采用超低噪聲低LDO的兩級解決方案。
圖2.超低噪聲LDO穩壓器(LT3045)與Silent Switcher 3穩壓器(LT8625S)的5 V相位噪聲基線比較。
圖3.Silent Switcher 3穩壓器控制帶寬對高性能PLL相位噪聲的影響。
為了進一步提升Silent Switcher 3穩壓器供電時的相位噪聲性能，可以設計并添加一個次級（第二個）LC濾波器至Silent Switcher 3穩壓器的輸出端。詳細的電路圖如圖 4 所示，其中展示了一個基于Silent Switcher 3穩壓器的單級解決方案，使用了第二級LC濾波器為 5 V電源軌供電。配置了第二級LC濾波器后，輸出電壓的檢測既可以在本地輸出端進行，也可在第二級 LC 濾波器后的遠端輸出端完成。本案例中選擇在本地輸出端檢測輸出電壓，以便簡化控制環路的設計。由于高性能PLL的電流消耗較低（通常低于1A），第二級LC濾波器兩端的電壓降很小，因此僅檢測本地輸出電壓是合理的。因此，選擇使用本地輸出電容來保證Silent Switcher 3穩壓器的穩定運行。然后，根據一般的設計指南建議，遠端輸出電容應高于本地輸出電容，以使系統穩定性對負載電容的敏感度降低。5
圖4.帶有第二級LC濾波器的Silent Switcher 3穩壓器的電路圖，用于為PLL提供5 V的電壓。
在確定了本地輸出電容和遠端輸出電容之后，第二級電感L2可以根據截止頻率，也就是第二級LC濾波器的諧振頻率來進行選擇。如圖3所示，設計目標是在250 kHz處實現大于10 dBc/Hz的衰減量，因而要求第二級LC濾波器在250 kHz處至少產生20 dB的衰減量。為了提供更高的裕度，采用在250 kHz時實現30 dB衰減量的設計，因此第二級LC濾波器（衰減斜率為-40 dB/dec）的截止頻率應為44.6 kHz。由此計算得出，第二級 LC 濾波器的電感值為260 nH。考慮到電感的公差（通常為 ±20%），最終選定的電感值為330 nH。最后但同樣重要的是，在第二級LC濾波器的設計中應實現足夠的阻尼，通常的經驗法則是將品質因數Q控制在1.5以下。因此，添加120 m?的阻尼電阻并將其與遠端輸出電容串聯，從而使有效品質因數Q達到0.7。
如圖4所示，配備了所設計的第二級LC濾波器后，基于Silent Switcher 3穩壓器的解決方案所實現的相位噪聲性能，幾乎與采用超低噪聲LDO穩壓器的兩級解決方案相當。如圖5所示，所設計的第二級LC濾波器進一步提升了由Silent Switcher 3穩壓器供電時的相位噪聲性能，使得在10 Hz到10 MHz的頻率范圍內，與超低噪聲LDO穩壓器的效果幾乎相同。盡管由Silent Switcher 3穩壓器供電產生的相位噪聲結果在2 MHz處因開關頻率的緣故仍然存在一個微小的雜散信號，但這個雜散信號的頻率是可預測的，且與載波頻率相距較遠，因此并不難處理。
圖5.超低噪聲LDO穩壓器(LT3045)與帶第二級LC濾波器的Silent Switcher 3穩壓器(LT8625S)在輸出5 V電壓時的ADF4372相位噪聲比較。
此外，無論是否配備設計的第二級LC濾波器，Silent Switcher 3解決方案所產生的相位噪聲，都遠低于Silent Switcher 2穩壓器(LTM8024)和其他供應商的常規開關穩壓器。如圖6a所示，作為一款超低噪聲降壓型開關穩壓器，與Silent Switcher 2穩壓器和常規開關穩壓器相比，Silent Switcher 3穩壓器在1 kHz至500 kHz的頻率范圍內，能夠實現低得多的相位噪聲。在低于1 kHz的頻率下，不同電源供電時所測得的相位噪聲并無差異。這是因為在如此低的頻率下，高性能PLL的相位噪聲主要由PLL的參考時鐘決定，而非電源。此外，如圖6b所示，Silent Switcher 3穩壓器在沒有針對超低噪聲進行特殊設計的情況下，也能實現比LDO穩壓器更低的相位噪聲。在5 kHz至100 kHz范圍內，兩者的相位噪聲差值大于10 dBc/Hz，其中Silent Switcher 3穩壓器在輸出噪聲方面優于未采用超低噪聲設計的LDO穩壓器（見表1）。綜上所述，通過合理的控制環路和濾波器設計，基于Silent Switcher 3穩壓器的單級解決方案能夠實現與采用超低噪聲LDO穩壓器的兩級解決方案近乎相同的PLL性能。基于Silent Switcher 3穩壓器的單級解決方案，相較于采用未進行超低噪聲設計的LDO穩壓器的兩級解決方案，能為PLL提供更好的相位噪聲性能。
使用超低噪聲開關穩壓器為ADC系統供電
本節重點介紹采用基于Silent Switcher 3穩壓器的單級電源解決方案為ADC系統所帶來的優勢。ADC系統廣泛應用于眾多RF應用，例如5G/無線通信、防務等。一個典型的ADC系統通常由PLL時鐘、ADC和數字處理器組成。本案例研究選用了一款進階型高速ADC，即帶寬為9 GHz的AD9208。6 仍然采用ADF4372演示板為系統提供時鐘信號。生成頻率1.23 GHz、幅度-10 dBFS的模擬信號，作為ADC的輸入信號。數字端則借助高速FPGA板（ADS7-V2EBZ板）和ACE軟件來實現數字信號檢測和ADC性能評估。ADC系統的詳細信息如圖7所示。
在此ADC案例研究的第一部分，我們研究了ADC系統的性能，以及將Silent Switcher 3穩壓器用作PLL時鐘電源所帶來的優勢。同樣，ADF4372的3.3 V電源軌始終由超低噪聲LDO穩壓器(LT3045)供電，而5 V電源軌則由Silent Switcher 3解決方案或其他電源解決方案供電。此外，AD9208始終由安裝在標準演示板上的默認電源解決方案供電。在相同的模擬輸入信號條件下，圖8展示了在不同PLL時鐘電源供電時，ADC輸出信號在1.23GHz附近的平均快速傅立葉變換(FFT)結果，其頻率跨度為2MHz。與其他開關穩壓器相比，Silent Switcher 3穩壓器能夠讓ADC實現最佳的性能，并在1.23 GHz附近具有最低的噪聲，盡管其FFT波形在頻率偏移約250 kHz處仍有一個平臺區。
ADC系統性能對采樣時鐘信號的質量（即相位噪聲）十分敏感。在約250 kHz處的平臺區，與ADF4372輸出信號相位噪聲圖（圖3中的綠色曲線）中相同頻率處的小尖峰高度吻合。正如PLL案例研究中所揭示的那樣，相位噪聲圖中的這種小雜散信號可以通過添加濾波器來消除。因此，將Silent Switcher 3穩壓器用作時鐘電源時，通過添加第二級LC濾波器能夠提升ADC的性能，而這一點也得到了實驗結果的證實。圖9呈現了在采用圖4中設計的第二級LC濾波器的Silent Switcher 3解決方案下，ADC輸出信號的FFT結果。ADC輸出的最終FFT波形在主信號1.23 GHz附近呈現出極低的噪聲，這幾乎與超低噪聲LDO穩壓器的結果相同。不出所料，圖9還表明，在頻率偏移小于100 kHz的情況下，配備了第二級LC濾波器的Silent Switcher 3穩壓器的FFT結果優于未采用超低噪聲設計的LDO 穩壓器的FFT結果，這是因為其低頻噪聲更低，進而使得PLL時鐘信號的相位噪聲也更低。
圖6.不同電源下PLL時鐘(ADF4372)的相位噪聲：(a) ADF4372的相位噪聲（5 GHz輸出）；(b) ADF4372的相位噪聲（5 GHz輸出）。
圖7.案例研究中進階型ADC系統的詳細結構。
為了更全面地評估ADC系統的性能，除了分析ADC輸出的FFT結果之外，還對兩個重要的ADC參數進行了評估，即信噪比(SNR)和無雜散動態范圍(SFDR)。6 SNR的定義簡明易懂；而SFDR指的是輸入信號的均方根幅值與任何雜散噪聲信號的最高均方根幅值之比。不同于僅考慮輸入信號頻率附近的窄頻率跨度，SNR和SFDR的計算涵蓋了寬頻率范圍內的噪聲。如表2所示，未使用任何LDO穩壓器進行后級穩壓的Silent Switcher 3解決方案所實現的AD9208的SNR和SFDR，與采用超低噪聲LDO穩壓器的傳統兩級解決方案達成的結果相同。第二級LC濾波器對所測得的SNR和SFDR幾乎沒有影響。此外，Silent Switcher 3解決方案實現的SNR和SFDR遠遠高于其他開關穩壓器解決方案：產生的SNR（10倍頻）是常規開關穩壓器的約20倍，SFDR（10倍頻）則為45倍。至于與未采用超低噪聲設計的LDO穩壓器相比，Silent Switcher 3解決方案實現的SNR略勝一籌，而SFDR則旗鼓相當，這是因為其優勢僅體現在輸入頻率附近的噪聲控制上，而這部分噪聲在SNR計算所涉及的總噪聲中占比很小。
圖8.不同電源下ADC采樣時鐘（超低噪聲LDO穩壓器、Silent Switcher 3穩壓器、Silent Switcher 2穩壓器和常規開關穩壓器）的ADC輸出信號的平均FFT結果。
圖9.不同電源下ADC采樣時鐘（帶第二級LC濾波器的Silent Switcher 3穩壓器，無超低噪聲設計的LDO穩壓器）的ADC輸出信號的平均FFT結果。
表2.不同ADC采樣時鐘電源下AD9208的SNR和SFDR對比
本案例研究的另一方面是探究采用Silent Switcher 3穩壓器為ADC供電時，ADC系統的性能表現及由此帶來的優勢。在這一部分中，PLL時鐘始終由默認的兩級解決方案供電，采用超低噪聲LDO穩壓器(LT3045)，以便專注于研究ADC電源所產生的影響。具體而言，為了簡化研究流程，選取AD9208的一個模擬電源軌AVDD1作為示例。AVDD1電源軌負責為時鐘域供電，其電壓為0.975 V，標稱電流消耗為640 mA，占總功耗的19%。6 由于它對電源噪聲較為敏感，基于理論和實踐分析，故而被選定為研究對象。其他所有電源軌則依然由標準演示板上安裝的默認電源解決方案供電。
實驗結果證明，單級Silent Switcher 3解決方案能夠取代傳統的兩級解決方案為ADC供電，并且不會削弱ADC的性能。為了評估采用Silent Switcher 3解決方案(LT8625S)作為AVDD1電源時ADC的性能表現，我們對ADC輸出的平均FFT結果進行了深入分析。需要注意的是，本次未安裝第二級LC濾波器。如圖10所示，由Silent Switcher 3穩壓器為AVDD1供電時，ADC輸出的FFT結果近乎理想，與采用兩級解決方案（降壓式穩壓器加超低噪聲LDO穩壓器）為AVDD1供電時的FFT結果一樣令人滿意。即使未安裝第二級LC濾波器，在頻率偏移約250 kHz處也未出現尖峰。
此外，ADC的性能對ADC電源的低頻噪聲不太敏感，反而對ADC電源的開關紋波更為敏感。基于Silent Switcher 2穩壓器的單級解決方案，其開關頻率為2 MHz，盡管Silent Switcher 2穩壓器的低頻噪聲性能并非最優，但在基頻(1.23 GHz)附近仍能使ADC輸出近乎理想的波形。正如本案例研究第一部分所證實的，這是因為在基頻附近，ADC的輸出噪聲主要受采樣時鐘的相位噪聲影響。換言之，高速ADC在基頻附近的輸出噪聲對電源噪聲并不十分敏感。不過，如圖10所示，若使用低頻噪聲過高的常規開關穩壓器為AVDD1供電，會使ADC在基頻附近的輸出噪聲變得更糟。圖10還顯示，ADC電源的開關紋波會傳導至ADC輸出，導致ADC輸出的FFT結果出現相當明顯的雜散信號。例如，使用開關頻率為750 kHz的常規開關穩壓器為AVDD1供電時，在頻率偏移750 kHz處會產生大于30 dB的雜散信號。先前研究開關紋波噪聲對高速數據轉換器（ADC和DAC）性能影響的文獻很好地證實了這一點。7,8 因此，通過合理的濾波器設計，基于Silent Switcher 3技術的單級解決方案完全能夠滿足ADC的電源需求，并確保其達到令人滿意的性能表現。
圖10.在提供AVDD1的不同電源（超低噪聲LDO穩壓器、Silent Switcher 3穩壓器、Silent Switcher 2穩壓器和常規開關穩壓器）下，ADC輸出信號的平均FFT結果。
綜上所述，基于Silent Switcher 3技術的單級電源解決方案能夠取代采用超低噪聲LDO穩壓器的傳統兩級解決方案，為進階型ADC系統中的PLL時鐘和高速ADC供電。基于Silent Switcher 3技術的單級方案依然能夠使ADC系統達到令人滿意的性能，與傳統的降壓式穩壓器加LDO穩壓器的解決方案相比，ADC的關鍵參數（如SNR、SFDR、噪聲性能等）均未受到影響。此外，相較于自身的電源噪聲，ADC的性能對采樣時鐘源的電源噪聲更為敏感。因此，為了讓Silent Switcher 3技術為進階型ADC系統供電并具備令人滿意的系統性能，尤其是PLL時鐘的性能，需要設計合理的控制環路和輸出濾波器。
基于超低噪聲開關穩壓器的ADC系統電源架構
前面的章節已經證明，Silent Switcher 3技術非常適合為進階型ADC系統中的高性能PLL和高速ADC供電。Silent Switcher 3技術不僅能夠滿足進階型ADC系統的電源需求，還能確保系統性能不受任何影響。基于此，可以為ADC系統設計一個簡化的全新電源樹，無需使用任何LDO穩壓器，純粹基于Silent Switcher 3集成電路。也就是說，傳統的兩級解決方案（降壓型穩壓器加LDO穩壓器）完全被基于超低噪聲開關穩壓器Silent Switcher 3的單級解決方案所取代。基于上一節中的ADC系統案例研究，圖11對ADC系統(ADF4372 + AD9208)的原始電源樹和基于Silent Switcher 3技術的新型簡化電源樹進行了對比。原始電源樹結構是基于AD9208和ADF4372標準演示板上所使用的電源解決方案設計的；而新型電源樹則是基于適用于低電流應用的最新Silent Switcher 3系列器件（LT8622S和LT8624S）設計的。
新型電源樹無需使用任何LDO穩壓器，能夠為整個系統帶來顯著且廣泛的益處。如圖11所示，基于Silent Switcher 3技術的電源樹是一種簡化的結構，僅包含五個Silent Switcher 3集成電路，而原始電源樹則需要兩個開關穩壓器和六個LDO穩壓器。因此，新型電源樹能夠大幅節省PCB面積，并且顯著降低成本。此外，新型電源樹結構能夠大幅提高效率，從61.7%提高到84.8%。總功率損耗降低了71%，從3.919 W降低到了1.136 W。傳統電源樹結構的LDO穩壓級本身就有2.305W的功率損耗。總功率損耗能有如此顯著的降低，不僅是因為去除了LDO穩壓器，還得益于Silent Switcher 3集成電路即使在2 MHz開關頻率下也具有較高的效率。未來，針對小于1 A應用場景專門開發的超低噪聲開關穩壓器，有望進一步提升基于Silent Switcher 3技術的電源樹的效率。
圖11.ADC系統的原始電源樹與新型電源樹(AD9208 + ADF4372)對比：(a) 原始電源樹（降壓式穩壓器與LDO穩壓器組合而成的兩級解決方案）；(b) 新型電源樹（基于Silent Switcher 3技術的單級解決方案）。
結論
超低噪聲開關穩壓器不僅能夠在較寬的頻率范圍內實現超低的輸出噪聲，還兼具較高的效率和輸出電流能力。憑借突破性的噪聲性能，ADI的Silent Switcher 3技術在低頻噪聲控制上甚至超越了大多數LDO穩壓器。因此，基于Silent Switcher 3技術的單級電源解決方案對于噪聲敏感型RF應用而言極具吸引力，具有廣闊的前景。本文全面展示了Silent Switcher 3系列在噪聲敏感型RF應用中的優勢。兩個案例研究成功證明，基于Silent Switcher 3技術的單級電源解決方案能夠取代采用超低噪聲LDO穩壓器的傳統兩級解決方案，并且依然能夠確保系統性能不受影響。
在為高性能PLL時鐘供電時，Silent Switcher 3技術所實現的相位噪聲幾乎與采用超低噪聲LDO穩壓器的兩級解決方案相當。就PLL的性能而言，Silent Switcher 3技術甚至優于未采用超低噪聲設計的基于典型LDO穩壓器的兩級解決方案。另一個ADC系統案例研究表明，通過合理設計濾波器，Silent Switcher 3技術能夠使ADC 達到優異性能表現，關鍵參數與降壓式穩壓器加超低噪聲LDO穩壓器的解決方案幾乎無異。因此，可以為ADC系統開發一種基于Silent Switcher 3技術的簡化電源樹結構，無需使用任何LDO穩壓器。與原有的降壓式穩壓器加超低噪聲LDO穩壓器的解決方案相比，不使用任何LDO穩壓器的Silent Switcher 3解決方案不僅減少了元件數量、縮小了解決方案尺寸，更實現了71%的功耗降幅。
（作者：Xingxuan Huang，高級應用工程師）
推薦閱讀：
告別拓撲妥協！四開關μModule穩壓器在車載電源的實戰演繹
中斷之爭！TI TCA6424對決力芯微ET6416：國產GPIO芯片的逆襲
