【導讀】本應用筆記介紹適用于 100BASE-T1 和 1000BASE-T1 的現代半導體 ESD 保護器件的特性。ESD 保護器件的作用是實現穩健的系統，使系統能夠承受破壞性的 ESD 事件并提供更高的EMC性能。本文提供了使用共模扼流圈（CMC）來增強這種耐受性的建議。
04 ESD保護器件的SI和影響
4.1. PCB 層疊
汽車應用最常用的是四層或更多層的印刷電路板（PCB）。大規模生產中的大多數應用通常基于標準的 FR4 PCB 技術。典型 PCB 層疊及尺寸如圖 11 所示。需要注意的是，這種層疊只是一個例子。PCB 還有很多常見的尺寸，它們適用各種用途，因此也很有價值。雖然太網應用很適合使用微帶線，但也可以使用帶狀線。
高速應用的重點是將數據走線保持在受控的電磁環境中。因此，應考慮將接地(GND)層放在走線正下方，且沒有任何切口和凹槽。同時建議在信號走線旁邊增加一個接地層。使用多個導通孔連接到接地層是一個不錯的選擇。這些措施不僅能改善 SI，還可改善 EMC，最大限度地減少 PCB 內的內部干擾。
4.2. 散射參數仿真
SI 是汽車以太網的關鍵因素之一。即使是 100 Mbps 和 1000 Mbps 的數據速率，也需要特別注意數據傳輸，尤其是在多節點以太網拓撲中。如第 3 節所述，ESD 保護器件的 SI 通過額外的測量進行衡量。在本部分中，ESD 保護器件的散射參數是根據專門的 IL、RL 和 CMRR 限制測量的。
Nexperia（安世半導體）為 100BASE-T1 和 1000BASE-T1 提供兩種不同封裝的 ESD 保護器件，分別是成熟的 SOT23 和無引腳 DFN1006BD。所有器件均使用 VNA 進行測量，散射參數（參見圖12）可以應要求以標準格式（.s2p或.s4p）提供。
這些測得的散射參數可進一步用于 SI 仿真。圖 13 顯示了 Keysight[3] ADS 高級設計系統中使用的框圖和仿真設置，其中微帶線（≈100 Ω 差分）使用內置模型表示并采用典型的有損 FR4 PCB 材料。直流模塊和端接網絡仿真使用的是理想的集總元件。ESD 保護器件以及 CMC （DLW43MH201XK2L4532）用測得的散射參數表示。按照 803.2ch p203 中的建議，PHY 的影響用 50 Ω 和 0.1 pF 的相應終端來代表。顯示的仿真結果包括 803.2bp 中 IR 和 RL 的一些限制。在較高頻率下，結果略有差異，這主要是器件之間的電容差異造成的。
4.3. ESD保護器件的PCB布線
考慮 SI 和 ESD 性能時，ESD 保護器件的進出 PCB 布線非常重要。出于 ESD 性能考量，將信號線嚴格布線在焊盤上并避開任何短截線等非常重要。這些短截線本身就有一些寄生電感，會阻礙 ESD 脈沖進入 ESD 器件，尤其是較長的短截線。走線的阻抗保持在 100 Ω 對于 SI 性能非常重要，這意味著在介電環境中需要仔細調整 PCB 和走線尺寸，并且在理想情況下兩條信號線為一條直線。在實際應用中，由于設計限制，可能需要在最佳 SI 和 ESD 性能之間作出取舍。我們研究了適合 SOT23 和 DFN1006BD 這兩種不同封裝的幾種選擇，具體參見圖 15。對于 SOT23，最佳折中方案是選項 C，而對于 DFN1006BD 則為選項 A（見表2）。
從連接器布線到 IC 時應避免換層，因為會導致 SI 問題，尤其是高速接口。當 ESD 保護器件不能與相應 IC 放置在同一層時，走線應越過ESD保護器件的焊盤，以確保 ESD 可靠地工作，如圖 17 所示。請插入相鄰的接地導通孔，為信號傳輸提供合適的接地參考。
05 如何選擇共模扼流圈(CMC)
CMC 是以太網電路中非常重要的組件。它最初的作用（與CMT結合使用）是阻斷共模電流，從而防止電磁輻射（EMI）。在以太網系統的整個拓撲結構中，節點之間的布線使用的是非屏蔽雙絞線（UTP）電纜，因此防止 EMI 非常必要。這些電纜通常捆扎成束，與車內使用的其他電纜相鄰放置。這種情況非常有可能在電纜線束中發生共模感應。如第 3 節所述，這可能會導致高電壓，因此而要求 ESD 保護器件的觸發電壓達到 100 V。此外，這種現象還導致需要 CMC 來降低 EMI。
CMC 的另一個作用是保護電路（尤其是IC），防止進入電流。結合外部 ESD 保護器件，可達到最佳協同效果。要觀察 ESD 事件期間可能發生的單端激勵期間的 CMC 行為，可以使用 TLP 測量方法，如圖 18 所示。
在 TLP 測量期間，電流的第一個峰值（圖 18 中的階段I）與扼流圈的寄生電容部分相關。但它完全被應用的 TLP 方法的測量偽影覆蓋[6]。CMC 的電感特性決定了它的阻斷機制，CMC 一般會在短時間內阻斷進入的瞬態脈沖（圖 18 中的階段II），直至飽和。該阻斷機制的持續時間很大程度上與電壓和時間有關。在階段III，CMC 失去其感應特性，進入飽和狀態并開始傳導電流。此時重要的是脈沖電壓越高， CMC 進入飽和的速度就越快。第 6 節還會再講到這一點。
電壓越高，驅動 CMC 進入飽和狀態的速度就越快。當查看圖 19 中具有不同電感的 CMC 的飽和時間時，可以清楚地觀察到這種現象。
另一個因素是封裝或 CMC 的大小。進一步研究比較具有相同電感但采用不同封裝的 CMC 的 TLP 圖表時，我們發現使用1812時的阻斷電壓比使用 1210 大約翻了一番。表現出這種特性的原因可能是鐵氧體體積更大。
基于這些結果，我們在表 3 提供了一些關于為汽車以太網應用選擇 CMC 的建議。
如果有足夠的 SI 裕量，更好的做法是在鐵氧體材料含量更高的更大封裝中使用 CMC，從而獲得更高的阻斷能力。
06 硅基技術和其他ESD技術
除了成熟的硅基技術外，還有其他幾種具有高觸發特性的技術。最流行的是基于壓敏電阻的技術，這種技術使用特定的陶瓷材料來形成類似齊納的IV曲線，參見圖 20 中的紅色曲線（紅色為競品 2）。然而，由于缺少回彈，壓敏電阻只能提供非常高的鉗位電壓。在 20 A時，與 PESD2ETH1GXT-Q 相差約為 300 V。這個差距非常大，會導致 CMC 幾乎瞬間達到飽和，因此，殘余電流遠遠超過限制，如圖 21 所示。
其他抑制技術（聚合物或陶瓷）有回彈功能，但需要兩倍以上的觸發電壓。圖 20（綠色和藍綠色分別代表競品 1 和 3 ）顯示觸發電壓高達 440 V，這一過高的電壓會導致顯著的電流過沖，明顯違反限制（圖21）。盡管在進行這些測量時包括了完整的以太網電路（包括 CMC），但那些高觸發電壓和鉗位電壓會驅動任何典型的 CMC 非常快速地進入飽和狀態，因此 CMC 的阻斷功能無法發揮其有益作用。最終，PHY 的 IO 引腳上的電壓和電流將顯著增加，超過限制并可能損壞 PHY。
應再次強調的是，Nexperia（安世半導體）的 PESDxETHxy-Q 系列的所有器件都表現出與 PESD1ETH1GXLSQ 非常相似的特性，如圖 21 所示。在 Nexperia（安世半導體），鑒定和發布過程包含 ESD 放電電流測量。
07 汽車以太網應用的未來展望
除了已經建立的 100BASE-T1 和 1000BASE-T1 應用和規范之外，還有一些其他觀點，尤其是拓撲結構。通過進一步研究 UTP 的 EMC 特性發現，輻射要比屏蔽電纜高得多。這對于某些應用可能并不重要，但在某些應用中可能會導致嚴重的問題，尤其是對于 FM 和 DAB 頻段的車用天線，Rosenberger 曾就此進行過論述[7]。因此，也可以使用屏蔽電纜，例如屏蔽雙絞線（STP）。這將直接影響對拓撲的要求。首先，因為電纜的屏蔽層會減輕共模耦合，所以不需要 CMC。其次，由于采用屏蔽電纜，不再需要 100 V 的觸發電壓。ESD 保護器件需要具有低觸發和最低鉗位電壓特性，Vrwm 在低于 10 V 的范圍內（通常為 5 V、3.3 V 甚至更低）。
汽車以太網不斷發展，可用協議也將越來越多。協議擴展大體上分為兩種。第一個新協議是 10 BASE T1S，適用于較低的數據速率。它將填補以太網和 CAN 應用在 10 MBps 范圍內的空白。10BASE-T1S 計劃包含以太網協議的大部分優點，同時也是一個低成本系統。主要總線拓撲結構和使用 UTP 的布線將與 1000BASE-T1 等相同。電路也與 100BASE-T1 非常相似（參見圖 3），因此對 ESD 保護的要求基本相同。一個重要的區別是對器件電容有嚴格的要求，這主要是因為整個總線拓撲結構可能包括多達 50 個節點，導致電容負載較高。電容范圍將在 0.5 pF 的范圍內。
第二個新協議是 MGB-T1，它將開放技術聯盟汽車以太網系列擴展到 2.5/5/10 Gbps 的更高數據速率。開放技術聯盟委員會已經在內部對 MGB-T1 進行討論。其總線拓撲將不同于 100/1000BASE-T1。并且對 SI 和 EMC 有嚴格的要求，因此將使用屏蔽電纜。CMC 的使用也在公開討論中。在使用屏蔽電纜且沒有 CMC 的配置中（在最壞的情況下），ESD 器件應與 PHY 的片上 ESD 保護相匹配。由于數據速率較高，SI 將成為 MGB.T1 應用中更為重要的因素。應結合使用低器件電容和具有更低寄生效應的緊湊型封裝，以滿足對 SI 的嚴格要求。
參考文獻
1. C.M. Kozierok, C. Correa, R. Boatright and J. Quesnell. Automotive Ethernet – The DefinitiveGuide. Intrepid Control Systems, 2014.
2. S. Bub, M. Mergens, A. Hardock, S. Holland and A. Hilbrink, “Automotive High-SpeedInterfaces: Future Challenges for System-level HV-ESD Protection and First- Time-RightDesign”, 2021 43rd Annual EOS/ESD Symposium (EOS/ESD), 2021, pp. 1-10, doi: 10.23919/EOS/ESD52038.2021.9574746。
3. Advanced Design Systems, Keysight, www.keysight.com.
4. Nexperia. Efficient prediction of ESD discharge current according to OPEN Alliance100BASE-T1 specification using SEED, 2019.
5. Nexperia. Automotive ESD Handbook.
6. High Power Pulse Instruments. “How to Use Picoprobes and Flexible Pitch Probes.”https://www.hppi.de/files/AN-010.pdf, 2021.
7. “Kassieren Sie die Schirmungsdividende!”, Application Note, 2022.
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
