【導(dǎo)讀】IIC總線結(jié)構(gòu)簡單且易于實現(xiàn)，廣泛應(yīng)用于設(shè)備或模塊間的連接。在某些數(shù)據(jù)采集和電源控制設(shè)備中，必須把IIC主設(shè)備與一個或多個從設(shè)備隔離開來，以便解決噪聲、接地、安全等問題。本文主要介紹如何利用納芯微電子(NOVOSENSE)生產(chǎn)的NSi810x系列芯片高效快速的實現(xiàn)IIC設(shè)備隔離。
首先我們先來了解下NSi810x系列芯片。NSi810x系列芯片為兼容IIC接口的高可靠性雙向數(shù)字隔離器，其符合AEC-Q100標準，具有高電磁抗擾度和低輻射的特性。NSi810x系列產(chǎn)品的主要性能指標如下：
● 高達5000VRMS隔離電壓
● I2C時鐘速率：高達2MHz
● 供電電壓范圍：2.5V~5.5V
● 高CMTI:150kV/us
● 芯片級ESD:HBM高達±6kV
● 高系統(tǒng)級EMC性能：增強型系統(tǒng)級抗ESD、EFT、浪涌能力
● 隔離帶壽命：>60年
NSi810x系列均包含窄體SOIC8及寬體SOIC16兩種封裝形式，各型號功能框圖如下：
圖1 NSi8100/01窄體SOIC8封裝圖
圖2 NSi8100/1寬體SOIC-16封裝圖
NSi810x系列典型應(yīng)用電路
NSi810x系列產(chǎn)品外圍電路簡單，只需要雙端電源供電及在IIC通信引腳連接上拉電阻滿足芯片的開漏驅(qū)動即可實現(xiàn)IIC總線的隔離（如圖3）。那么，如何選取合適的上拉電阻，是該類應(yīng)用電路的關(guān)鍵。
圖3 隔離IIC外圍電路
分析上拉電阻對隔離電路的影響時，需要考慮兩種情況。第一種情況是當SDA1傳向SDA2的信號由高電平轉(zhuǎn)換為低電平時（如圖3），必須保證NSi810x的輸出驅(qū)動能力IO大于外部上拉電路的上拉能力IPU2，SDA2的狀態(tài)才能跟隨輸入狀態(tài)發(fā)生相應(yīng)變化。
選取最大供電電壓5.5V的情況, RPU2應(yīng)滿足如下條件：
當IPU2<IO時，side2輸出隨輸入變化為低電平狀態(tài)，此時，端口信號的下降時間t保持約10ns固定狀態(tài)，與負載電容的大小幾乎無關(guān)。
第二種情況是當SDA1傳向SDA2的信號由低電平轉(zhuǎn)換為高電平時，由于NSi810x系列的開漏驅(qū)動特性，SDA2的狀態(tài)由外部上拉電路決定。此外，由于電路中對地負載電容與上拉電組的RC電路的充電效應(yīng)，使得side2輸出恢復(fù)高電平的時間（tPLH12）與除了與隔離電路傳播延時（tLH12）有關(guān)，還與該RC電路的充放電時間有關(guān)（tRC）,即
在相同的負載電容情況下，上拉電阻越大，tRC 就越大，導(dǎo)致輸出上升時間就越長。又由于其下降時間不隨RC的大小發(fā)生變化，因此，過大的上拉電阻可能會導(dǎo)致輸出信號的占空比發(fā)生改變。當信號速率越高，信號鏈越長，該狀況引起的危害越大。
由SDA2向SDA1發(fā)送信號時的狀況與此類似，在此不進行贅述。
圖4 隔離IIC信號傳輸波形
由上述可知，在滿足芯片能夠正常工作的前提下，從信號完整性的角度來說，上拉電阻的阻值取得越小越好。但在系統(tǒng)級應(yīng)用中，我們還需要更全面的考慮其帶來的影響。當我們選取的上拉電阻阻值越小，信號端被驅(qū)動低電平狀態(tài)時，該電阻在系統(tǒng)中消耗的功耗就越大。因此，在實際應(yīng)用中，我們應(yīng)該在滿足信號有效傳輸?shù)那疤嵯拢x取最大的上拉電阻以減小功耗。
NSi810x系列實現(xiàn)防閂鎖雙向通信的原理
圖5低電平閂鎖電路等效圖
一個雙向傳輸?shù)母綦x通道可利用兩個反向傳輸?shù)臄?shù)字隔離通道組成。然而，如果單純的將兩個反向通道相連，那么任何一端的總線狀態(tài)會由外界輸入和另一端的傳輸信號相與得到。當有一端外界輸入低電平信號時，總線狀態(tài)將會鎖死為低電平狀態(tài)而無法釋放，其等效電路狀態(tài)如圖5所示。
為了解決這種問題，NSi810x在side1端增加內(nèi)部偏置電路，當side2發(fā)送低電平信號至side1時，該電路將低電平信號拉高至VOL1，對通常的COMS或TTL電平來說，該電壓還是被判定為低電平，但對于NSi810x芯片來說，VOL1在side1端作為輸入則會被識別為高電平傳輸?shù)絪ide2，從而起到了解除低電平閂鎖的目的。
以下是side1端發(fā)送信號電平轉(zhuǎn)換的幾種情況：
I）、side1發(fā)送信號由高電平轉(zhuǎn)換為低電平
● 由外部信號向side1發(fā)送低電平信號（step1）
● 經(jīng)過隔離通道的傳播延時時長(tPHL12)，低電平信號傳送至side2（step2）;
● 再經(jīng)過隔離通道傳播延時時長(tPHL21)，side2的低電平信號再次回傳至side1(step3)
● side1的實際信號為外部輸入信號(step1)與side2回傳的信號(step3)相與。因此，在外部輸入信號由高變低時，實際信號由高變低（step4）。
II）、side1發(fā)送信號由低電平轉(zhuǎn)換為高電平
● 由外部信號向side1發(fā)送高電平信號(step1);
● 經(jīng)過隔離通道的傳播延時時長(tPLH12), side2端狀態(tài)由上拉電阻拉高(step2);
● 再經(jīng)過隔離通道傳播延時時長(tPLH21),side2的高電平信號再次回傳side1(step3)
● side1的實際信號為外部輸入信號(step1)與side2回傳的信號(step3)相與。因此，當外部輸入信號由低變高時，需經(jīng)過tPLH12+ tPLH21時長的VOL1,才會再變?yōu)楦唠娖叫盘枺╯tep4）。
III）、side2發(fā)送信號由高電平轉(zhuǎn)換為低電平
● 由外部信號向side2發(fā)送低電平信號(step2);
● 經(jīng)過隔離通道傳播延時時長(tPHL21), 低電平信號傳送至side1，由于此時side1信號電平VOL1>VIH1，低電平信號不再次進行回傳(step3)。
IV）、side2發(fā)送信號由低電平轉(zhuǎn)換為高電平
● 由外部信號向side2發(fā)送低電平信號(step2);
● 經(jīng)過隔離通道傳播延時時長(tPLH21), side1的狀態(tài)由外部上拉電阻拉高至高電平狀態(tài)(step3)
圖6 信號傳輸過程
NSi810x VS.傳統(tǒng)光耦I(lǐng)IC隔離電路
圖7左側(cè)為使用4個光耦芯片及復(fù)雜的外圍電路搭建的IIC端口隔離電路，其所需器件產(chǎn)生的成本、電路的復(fù)雜度及PCB空間的增加都將大大限制IIC的隔離應(yīng)用。相比之下， NSi810x僅需單顆芯片及用于電源的旁路電容即可實現(xiàn)IIC接口隔離。
圖7 傳統(tǒng)光耦I(lǐng)IC隔離電路
除此之外，NSi810x系列芯片的各項功能指標也遠優(yōu)于光耦隔離電路（如表1所示）
表1 傳統(tǒng)光耦與NSi810x性能比較
總結(jié)
目前針對市面上不同的應(yīng)用電路雖然有多種實現(xiàn)IIC系統(tǒng)隔離的方法，但NSi810x系列集成隔離IIC器件可實現(xiàn)將SDA與SCL雙路IIC隔離及其外部電路集成在同一個芯片內(nèi)，使得IIC隔離應(yīng)用電路更加簡單，且具有速度快、隔離電壓高、抗共模能力強、可靠性高等優(yōu)點。此外，NSi810x系列芯片腳對腳兼容目前市面上已有的IIC隔離器件，可幫助工程師以更低的成本實現(xiàn)高性能的IIC系統(tǒng)隔離功能。
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
