- 探究小尺寸集成電路CDM測試
- 分析測試小器件時面臨的問題
- 使用場致CDM方法來測試極小集成電路
- 將極小器件貼裝在電路板上能夠大幅改善測試的操作
簡介
集成電路(IC)的靜電放電(ESD)強固性可藉多種測試來區分。最普遍的測試類型是人體模型(HBM)和充電器件模型(CDM)。這兩種ESD測試類型旨在揭示包含基本ESD控制的制造環境下，電路在ESD應力下的存續情況如何。HBM是應用最久的ESD測試，但工廠ESD控制專家普遍認為，在現代高度自動化的組裝運營中，CDM是更重要的ESD測試。CDM應力的大小會隨著器件的尺寸而變化。有關CDM的“傳統智慧”更認為不需要測試尺寸極小的集成電路，因為峰值電流快
小尺寸集成電路CDM測試
IC CDM Test for Small Devices Robert Ashton 安森美半導體，Marty Johnson 國家儀器，Scott Ward 德州儀器速變小直至消失。我們在此前的文章中曾指出，極小器件的峰值電流并不像通常認為的那樣快速變小直至消失。高速示波器測量顯示，即使脈沖寬度變得很窄，極小器件的峰值電流仍令人吃驚地保持高電平。過去，由于這些大峰值電流被忽略，因為使用了場致CDM測試標準所提倡的1 GHz示波器，而場致CDM測試 是最普及的CDM測試形式。
測試小器件時面臨的問題
觀測到極小集成電路超出預料的峰值電流，對負責測試極小器件(尺寸僅為較小的個位數毫米等級)的ESD測試工程師而言可不是什么好消息。圖1顯示了置于場致CDM測試裝置上的8球柵(ball)芯片級封裝。必須接觸每個被測引腳的探針(的尺寸)占到整個集成電路尺寸的不小比例。顯而易見，移動被測器件并不需要太多的探針接觸;只是要求反復調整器件的位置。
在場致CDM測試期間，按慣例要使用真空來固持(hold)被測器件(DUT)的位置。真空通常不能非常安全地固持極小的器件。此外，真空孔(的截面積)占到被測器件尺寸的不小比例，可能會影響器件應力。當真空孔尺寸超過被測器件面積的18%時，應力的大小就開始下降。圖2比較了置于真空孔與不置于真空孔上的器件在峰值電流或完整電荷(total charge)條件下測量得到的應力大小。
在CDM測試期間使用真空來固持器件，由此帶來兩個問題。首先，它不起作用，即便起作用，也會開始影響測試結果。業界已經嘗試使用兩種方法來改善小器件的可測試性——將小封裝貼在某類夾具(holder)上，或以支撐結構或模板來固持器件的位置。
使用夾具固持小器件
已經在三種條件下使用6 μSMD 裸片來進行CDM測試：僅器件本身、器件貼裝在14DIP轉換板上，以及在36LLP替代板(Surrogate Board)上，如圖3所示。圖4顯示了這三種條件下以500 V電壓采用8 GHz示波器所獲得的CDM測試波形。這些結果顯示，貼裝在電路板上會增加施加給集成電路的應力。36LLP替代板上應力的增加頗為適度，可以視為易于操作性與更可靠測試結果之間的最佳折衷。貼裝在14DIP轉換板上的應力增加更為嚴重，大概不是一個可接受的折衷辦法。好消息是36LLP替代板實際上比測試期間會移動的14DIP轉換板更易于操作。
支持模板
第二種處理小型集成電路的方法是使用支持模板。業界存在關于支持模塊這種方法的顧慮：由于小器件周圍有介電常數較高的材料，介電的存會在多大程度上改變集成電路與場板(field plate)之間的電容?被測器件與場板之間的電容是被測器件上應力大小的決定因素。圖5顯示了固定在CDM裝置中一個模板內的6 μSMD封裝。此時被測器件位于絕緣體中精心加工的孔，而絕緣體位于CDM裝置使用真空的場板中。圖6顯示了6LLP封裝使用與不使用FR4支持模板時以8 GHz示波器捕獲的波形。此圖顯示這模板在測試條件下僅為集成電路增加極小的應力。
結論
使用場致CDM方法來測試極小集成電路存在不少挑戰。將極小器件貼裝在電路板上能夠大幅改善測試的操作，但必須密切注意，使電路板不要太大，否則器件會遭受比沒有使用電路板來測試時嚴重得多的應力。使用模板來在測試期間固持器件的位置所帶來的應力增加極小。制造在測試期間能穩固維持器件的模板將是一項挑戰。
