【導讀】振鈴是怎么產生的，知道了這點我們就知道采取什么措施來避免運放電路的振鈴的產生。我們先來看一個運算放大電路的例子，如下圖所示：為一個同相比例放大電路，信號源頻率為10K,幅值1V的方波。運放采用雙電源供電。
想必大家都學過運算放大電路，然而電路參數稍微處理不好便會導致你設計的運算電路效果大大折扣。振鈴在運算放大電路中是經常出現的問題，因為參數的問題或者PCB板硬件本身的問題，往往導致你設計的放大電路不放大反而振蕩，振蕩電路不振蕩反而放大，大學的時候實驗室老師就是這么嘲笑我們的，哈哈。
剛下班，回家也沒什么事兒，索性就加會兒班，寫個博客，分享自己在這方面的理解，同時呢也做為自己的硬件學習筆記吧，我今天分享得就是運放電路振鈴產生的原因，以及解決辦法。下面我們開始吧。
振鈴產生的原因
振鈴是怎么產生的，知道了這點我們就知道采取什么措施來避免運放電路的振鈴的產生。我們先來看一個運算放大電路的例子，如下圖所示：為一個同相比例放大電路，信號源頻率為10K,幅值1V的方波。運放采用雙電源供電。
上圖所示的參數下，其輸出波形如下圖所示，輸出波形還算理想，幅值為2V,符合設計所想。但是你要明白仿真軟件的仿真結論實在器件理想化的情況下建立的，所以此處的運放也是理想運放，不存在寄生電感電容電阻等，所以仿真結果趨于理想化。當器件焊接到PCB板上以后，PCB板的各種寄生參數都會影響運放的外圍參數，同時現實中使用的運放也不是理想化的，這連兩個因素使運放往往不以我們所期待的方式運行。我們今天要講的運放電路的振鈴，就是從PCB板的寄生參數出發去分析它產生的原因。
運放振鈴產的原因就是由于反向輸入端的寄生電容與反饋電阻構成了一個低通濾波器，大家知道低通濾波器會導致相位滯后。而運算放大器呢，又是一個無腦的東西，它不知道人們把它接成了什么樣子，它只知道吧同相端與反相端的電壓差值放大無窮大倍，然而放大倍數又不可能無窮大，這就得益于輸出端的反饋回路。當輸出電壓過大時，反饋到反相端的電壓也會變大，進而輸出端電壓減小，當輸出端電壓過小時，反饋到反相端的電壓就變小，進而使輸出端的電壓增大，這樣的一個過程如此往復形成一個動態平衡，保持輸出端電壓穩定。
但是當反饋回路出現了延遲，會出現什么情況呢?那就是輸出端的電壓已經到達預定電壓值了，可是由于反饋回路上的延遲，運放認為輸出端的電壓還沒增加到達預定電壓，還在繼續增大輸出電壓，當運放反應過來之后又發現輸出電壓過大，又開始減小輸出電壓，當輸出端的電壓已經減小到達預定電壓值了，同樣由于延遲的存在，運放認為輸出端的電壓還沒減小到預定電壓，當運放反應過來時輸出電壓又低于預定電壓了，然后又開始增大輸出電壓。循環往復，這就產生了振鈴。這一節我們講了振鈴產生的原因，下一節我們就來看看振鈴到底是什么樣的。
見識振鈴
上面我們說了振鈴產生的原因，下面我們就人為制造一個振鈴產生的條件：在反向輸入端并一個電容到地，讓其與反饋電阻構成一個低通濾波器的延遲環節。如下圖所示：紅色圈住的部分為人為加入的反相端寄生電容10nF,其他參數不變。
參數設置完畢，我們來看下輸出波形，如下圖所示：
看不清楚?我們在來個特寫：振鈴就是這樣的，跟我們剛才分析的一樣。
產生振鈴的其他原因
上面我們說到了產生振鈴的原因是反相輸入端的寄生電容，除了這個原因還有其他什么原因會導致振鈴的產生呢?有的，
1、當你在使用示波器測量波形的時候，由于示波器探頭也存在寄生電容，這個電容與運放的輸出電阻也構成了低通濾波的延遲環節，同樣的也會造成振鈴現象，我們來看圖：
來看看這種情況下的輸出波形，不出意外的，也出現了振鈴：
怎么解決示波器探頭的寄生電容的問題呢，總不能不用吧，當然不是，有錢的話可以買些有源探頭呀，只不過有點貴。不買也行，就教你一個方法，在是示波器探頭上串一個電阻，破壞掉低通濾波器的形成環境，因為是示波器的探頭阻抗很大，串一個電阻進去，對測量結果基本沒影響，好了不多說，上圖：
再來看看輸出波形，振鈴現象是不是明顯改善了呀，想要盡量改善振鈴甚至避免振鈴現象就要合理的設置參數，這里就不一點一點修改參數了，只指明一個方向，具體電路具體分析。
2、運放本身的容性負載，也會導致振鈴的產生，其具體解決方法同1，這里就不做過多的分析解釋。
PCB板上運放的反相輸入端不要覆銅
為什么呢? 就是我們前面說的，反相輸入端如果覆銅的話會導致反相輸入端存在寄生電容，這也是振鈴產生的重要原因。而同相輸入端則可以覆銅，因為同相端即使存在延遲也不會導致振鈴產生。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
還沒使用SiC FET？快來看看本文，秒懂SiC FET性能和優勢！
國民技術匯聚11大主題與2款新品添彩ELEXCON 2022
