【導讀】在上一篇文章“PCB抑制干擾設計的47個原則（一）”中，我們介紹了PCB抑制干擾設計的22個原則。在本文中，我們將介紹其余25個原則。
在上一篇文章“PCB抑制干擾設計的47個原則（一）”中，我們介紹了PCB抑制干擾設計的22個原則。在本文中，我們將介紹其余25個原則。
原則23：“干凈地”上，除了濾波和防護器件之外，不能放置任何其它器件。
原因：“干凈地”設計的目的是保證接口輻射最小，并且“干凈地”極易被外來干擾耦合，所以“干凈地”上不要有其他無關的電路和器件。
原則24：晶體、晶振、繼電器、開關電源等強輻射器件遠離單板接口連接器至少1000mil。
原因：這些器件會直接向外輻射干擾，或在外出電纜上耦合出電流向外輻射。
原則25：敏感電路或器件（如復位電路、看門狗電路等）遠離單板各邊緣特別是單板接口側邊緣至少1000mil。
原因：類似于單板接口等地方是最容易被外來干擾（如靜電）耦合的地方，而像復位電路、看門狗電路等敏感電路極易引起系統的誤操作。
原則26：為IC濾波的各濾波電容應盡可能靠近芯片的供電管腳放置。
原因：電容離管腳越近，高頻回路面積越小，從而輻射越小。
原則27：對于始端串聯匹配電阻，應靠近其信號輸出端放置。
原因：始端串聯匹配電阻的設計目的是為了芯片輸出端的輸出阻抗與串聯電阻的阻抗相加等于走線的特性阻抗，匹配電阻放在末端，無法滿足上述等式。
原則28：PCB走線不能有直角或銳角走線。
原因：直角走線導致阻抗不連續，導致信號發射，從而產生振鈴或過沖，形成強烈的EMI輻射。
原則29：盡可能避免布線層相鄰的設置，無法避免時，盡量使兩布線層中的走線相互垂直或平行，走線長度小于1000mil。
原因：減小平行走線之間的串擾。
原則30：如果單板有內部信號走線層，則時鐘等關鍵信號線布在內層（先考慮優選布線層）。
原因：將關鍵信號布在內部走線層可以起到屏蔽作用。
原則31：時鐘線兩側建議包地線，包地線每隔3000mil打接地過孔。
原因：保證包地線上各點電位相等。
原則32：時鐘、總線、射頻線等關鍵信號走線和其他同層平行走線應滿足3W原則。
原因：避免信號之間的串擾。
原則33：電流≥1A的電源所用的表貼保險絲、磁珠、電感、鉭電容的焊盤應通過不少于兩個過孔接到平面層。
原因：減小過孔等效阻抗。
原則34：差分信號線應同層、等長、并行走線，保持阻抗一致，差分線間無其它走線。
原因：保證差分線對的共模阻抗相等，提高其抗干擾能力。
原則35：關鍵信號走線一定不能跨分割區走線（包括過孔、焊盤導致的參考平面間隙）。
原因：跨分割區走線會導致信號回路面積增大。
原則36：信號線跨其回流平面分割地情況不可避免時，建議在信號跨分割附近采用橋接電容方式處理，電容取值為1nF。
原因：信號跨分割時，常常會導致其回路面積增大，采用橋接地方式是人為的為其設置信號回路。
原則37：單板上的濾波器（濾波電路）下方不要有其它無關信號走線。
原因：分布電容會削弱濾波器的濾波效果。
原則38：濾波器（濾波電路）的輸入、輸出信號線不能相互平行、交叉走線。
原因：避免濾波前后的走線直接噪聲耦合。
原則39：關鍵信號線距參考平面邊沿≥3H（H為線距離參考平面的高度）。
原因：抑制邊緣輻射效應。
原則40：對于金屬外殼接地元件，應在其投影區的頂層上鋪接地銅皮。
原因：通過金屬外殼和接地銅皮之間的分布電容來抑制其對外輻射和提高抗擾度。
原則41：在單層板或雙層板中，布線時應該注意“回路面積最小化”。
原因：回路面積越小，回路對外輻射越小，并且抗干擾能力越強。
原則42：信號線（特別是關鍵信號線）換層時，應在其換層過孔附近設計地過孔。
原因：可以減小信號回路面積。
原則43：時鐘線、總線、射頻線等強輻射信號線遠離接口外出信號線。
原因：避免強輻射信號線上的干擾耦合到外出信號線上，向外輻射。
原則44：敏感信號線如復位信號線、片選信號線、系統控制信號線等遠離接口外出信號線。
原因：接口外出信號線常常帶進外來干擾，耦合到敏感信號線時會導致系統誤操作。
原則45：在單面板和雙面板中，濾波電容的走線應先經濾波電容濾波，再到器件管腳。
原因：使電源電壓先經過濾波再給IC供電，并且IC回饋給電源的噪聲也會被電容先濾掉。
原則46：在單面板或雙面板中，如果電源線走線很長，應每隔3000mil對地加去耦合電容，電容取值為10uF+1000pF。
原因：濾除電源線上的高頻噪聲。
原則47：濾波電容的接地線和電源線應該盡可能粗、短。
原因：等效串聯電感會降低電容的諧振頻率，削弱其高頻濾波效果。
